OpenAI、自社製 AI アクセラレータ Jalapeño を発表──LLM 駆動の設計で開発期間を 20 ヶ月未満に短縮
自社製 AI チップ Jalapeño の開発に自社 LLM をフル活用し、最初のコンセプトからテープアウトまでを 20 ヶ月未満で完遂した。
リリース: 2026-09-14 · 読了 3 分記事の要約
1. 核心（What）
- OpenAI は 2026 年 8 月 25 日に初の AI アクセラレータチップ「Jalapeño」を発表した。
- Jalapeño は最大 13.4 ペタフロップスの 4 ビット演算性能を持ち、232 GB のメモリに 15.4 TB/秒の帯域でアクセスする。
- OpenAI のベンチマークでは、既存の Nvidia GB300 比でエンドツーエンドのレイテンシを最大 3.6 倍削減する。
- プロジェクトのチーム規模は平均 100 人未満で、コンセプトからテープアウトまで 20 ヶ月未満、RTL からテープアウトまでは 9 ヶ月で完了した。
2. 影響（Why）
- LLM によるチップ設計の省力化: 100 人未満の小規模チームでも最先端チップを 20 ヶ月未満で開発できるため、半導体設計の参入障壁が下がり、AI スタートアップの開発スピードの定義が変わる。
- 国内ハードウェア・AI 開発現場への示唆: 国内の半導体関連スタートアップや受託設計を担う中堅・大手電機メーカーは、ワークフローに LLM を組み込むことで、設計イテレーションの回数を劇的に増やす開発体制への移行を迫られる。
3. 根拠・詳細（How）
- 高位合成（HLS）を活用したフロントエンド設計: Google 発祥のオープンソース高位合成ツールチェーン XLS を採用し、DSLX や C++ といったソフトウェアに近い記述を Verilog へ変換するワークフローを構築した。
- OpenAI 製モデルの段階的適用: プロジェクト初期には o3 系モデルを活用し、最終段階では GPT-6 Astra のプレコーサを用いて XLS の翻訳を介さず直接 Verilog を操作するアプローチへ移行した。
- Broadcom との分業体制: OpenAI がアーキテクチャやメモリ階層などのシステム設計を担当し、ゲート以降の物理設計は Broadcom が受け持つ分業体制を採用した。
4. 展望・課題（Next）
- Jalapeño の実運用と世代交代: 今後は 2,048 チップのポッド構成での実運用検証が進められ、すでに第 2 世代・第 3 世代のデザインに移行している。
- 商用 LLM への機能還元: Jalapeño の設計で得られた知見や専用の微調整モデルの成果は、将来の商用 LLM 製品や Astra 以降のモデルの機能へ統合される予定である。