NVIDIA、新型アーキテクチャモデル Vera CPU を公開──EDA ワークロードで最大 1.5 倍の高速化を達成
NVIDIA が自社製 Vera CPU を次世代チップ設計の EDA ワークロードに投入し、Cadence および Synopsys の検証ツールで従来比最大 1.5 倍のパフォーマンスを実現した。
リリース: 2026-07-27 · 読了 3 分記事の要約
1. 核心（What）
- NVIDIA は次世代 CPU や GPU の電子設計自動化 (EDA) ワークロードを加速させるため、新開発の Vera CPU を自社設計プロセスに本格投入したと 2026 年 7 月 27 日に発表した。
- Cadence Jasper や Synopsys VCS を用いた初期テストにおいて、Vera CPU は選択されたワークロードで最大 1.5 倍の高いパフォーマンスを示した。
- Vera CPU は 88 基のカスタム NVIDIA Olympus コアと高効率 LPDDR5X メモリサブシステム、第 2 世代 Scalable Coherent Fabric を統合している。
- NVIDIA は Vera に続く次世代プロセッサとして、Nvidia Rigel コアを搭載した Rosa CPU のロードマップを公開した。
2. 影響（Why）
- ハードウェア開発サイクルの短縮: 論理シミュレーションや形式検証などの CPU 集中型 EDA ワークロードが最大 1.5 倍高速化されることで、次世代半導体のテープアウトまでの検証イテレーション数を大幅に圧縮できる。
- 国内半導体設計部門への影響: [国内 半導体設計・IP ベンダー] 規模の組織は、次世代のサーバープロセッサ選定において高コア数と LPDDR5X メモリ帯域を組み合わせた CPU アーキテクチャの検証効率を評価基準に組み込む必要がある。
3. 根拠・詳細（How）
- Vera CPU のハードウェア仕様: 88 基の NVIDIA Olympus カスタムコアに高効率 LPDDR5X メモリサブシステムと第 2 世代 Scalable Coherent Fabric を結合し、レイテンシ敏感な処理と大規模リグレッションテストを両立。
- EDA アプリケーションの検証環境: Cadence Jasper（スマート証明・機械学習による形式検証）および Synopsys VCS（高パフォーマンス機能検証ソリューション）を用い、同コア数で最大 1.5 倍の処理性能を実証。
4. 展望・課題（Next）
- Rosa CPU への展開予定: Nvidia Rigel コアをベースとする次世代 Rosa CPU の開発を進めつつ、EDA アプリケーション全般のシステムレベルチューニングを継続する。